Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/018939

International filing date: 17 December 2004 (17.12.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-004186

Filing date: 09 January 2004 (09.01.2004)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 1月 9日

出 願 番 号 Application Number:

特願2004-004186

[ST. 10/C]:

[JP2004-004186]

出 願 人
Applicant(s):

ソニー株式会社

特 Commanda Japan

特許庁長官 Commissioner, Japan Patent Office 2004年10月20日





ページ:

特許願 【書類名】 0390673804 【整理番号】 平成16年 1月 9日 【提出日】 【あて先】 特許庁長官殿 H01L 21/28 【国際特許分類】 H01L 21/8222 H01L 21/8249 H01L 29/737 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 場色 正昭 【氏名】 【特許出願人】 000002185 【識別番号】 ソニー株式会社 【氏名又は名称】 【代理人】 【識別番号】 100114661 【弁理士】 内野 美洋 【氏名又は名称】 【選任した代理人】 【識別番号】 100080160 【弁理士】 松尾 憲一郎 【氏名又は名称】 【手数料の表示】 【予納台帳番号】 156525 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】

要約書 1

【物件名】

【書類名】特許請求の範囲

【請求項1】

半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することを特徴とするバイポーラトランジスタの製造方法。

【請求項2】

前記ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成することを特徴とする請求項1記載のバイポーラトランジスタの製造方法。

【請求項3】

半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタにおいて、

前記ベース層上の絶縁膜に同時開口されたベース電極引出用開口とエミッタ電極引出用 開口とに対応してベース電極引出部とエミッタ電極引出部とが形成されていることを特徴 とするバイポーラトランジスタ。

【請求項4】

半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタを有する半導体装置の製造方法において、

前記バイポーラトランジスタは、前記ベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することを特徴とする半導体装置の製造方法。

【請求項5】

半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタを有する半導体装置において、

前記バイポーラトランジスタは、前記ベース層上の絶縁膜に同時開口されたベース電極引出用開口とエミッタ電極引出用開口とに対応してベース電極引出部とエミッタ電極引出部とが形成されていることを特徴とする半導体装置。

【書類名】明細書

【発明の名称】バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体 装置、並びにこれらの製造方法

【技術分野】

[0001]

この発明は、バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体 装置、並びにこれらの製造方法に関する。

【背景技術】

[0002]

従来、バイポーラトランジスタの一つとして、エピタキシャルベース層を有する縦型NPN構造のバイポーラトランジスタがあり、その中で、ベース層にシリコンーゲルマニウム混晶層を用いて構成したヘテロ接合バイポーラトランジスタ(以下「SiGeHBT」とする)は、通信装置の周波数変換器等に使用するために高速動作が要求されるデバイスとして広く用いられている(例えば、特許文献1を参照)。

[0003]

図9にエピタキシャルベース層を有する一般的なSiGeHBTの構造を示しており、100はP型の半導体基板、110は前記半導体基板100内に形成されたN型埋め込み領域、120は前記半導体基板100の表面に形成したN型エピタキシャル層、130は前記N型エピタキシャル層 120中に形成したN型SIC(Selection Implantation Collector)からなるコレクタ領域、140は同じく前記N型エピタキシャル層 120中に形成したN型のコレクタ引出し領域である。また、150はGeを含むP型エピタキシャル層(SiGe層)からなるベース領域であり、160はP型エピタキシャルベース層、170は多結晶化したSiGe層からなるベース電極引出部(P型)である。また、180は多結晶Siから不純物拡散させて形成したエミッタ領域(N型)、190は多結晶Siからなるエミッタ電極引出部である。なお、200は絶縁膜、210は素子分離層、300は金属シリサイド層である。

[0004]

ここで、上記構成のSiGeHBTにおいて、エミッタ電極形成工程に着目すると、従来では、図10(a)に示すように、前記ベース領域150上に酸化膜からなる絶縁膜200を減圧CVD法で形成し、レジストマスク220を用いたドライエッチングにより前記絶縁膜200を開口して、先ずエミッタのコンタクト領域を形成していた。

[0005]

次いで、図10(b)に示すように、前記エミッタ電極引出部190となる多結晶シリコン191を減圧CVD法で形成する。その後、やはり減圧CVD法で汚染防止用の酸化膜を形成し、次いで、前記多結晶シリコン191中にAs(ヒ素)をイオン注入し、次いで、前記酸化膜をフッ酸などで除去し、レジストマスク230を用いたドライエッチングにより、図10(c)に示すように、前記多結晶シリコン191と絶縁膜200とをエンッチングしてエミッタ電極引出部190を形成していた。

[0006]

以上説明したように、従来工程でエミッタ電極引出部190を形成するためには、エミッタのコンタクト領域を形成するときと、エミッタ電極引出部190を形作るときとで2回のエッチング作業が必要であり、当然ながらエッチングの度にレジストマスク220(230)がそれぞれ別途必要になっていた。

【特許文献1】特開2003-257987号公報

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 0\ 7]$

図11にエミッタ電極引出部190の拡大図を示しており、図中 d で示した寸法は、エミッタ電極引出部190を構成する一部位の幅を示している。この寸法 d は、エミッタのコンタクト領域を形成する際に行った絶縁膜200のエッチング時に用いるレジストマス

ク220 (図10(a)を参照)と、エミッタ電極引出部190を形成する際の多結晶シリコン191及び絶縁膜200のエッチング時に用いるレジストマスク230 (図10(c)を参照)との線幅差で決まる。

[0008]

[0009]

HBTにおける電流利得(hFE)は、Ic/Ibで決まるが、図12から分かるように、dが小さくなるとベース電流Ibが増加している。これは、ホールと電子との再結合が促進されることによると考えられるが、このようにdが小さくなると、Ic/Ibで決まるhFEは低下することが分かった。

[0010]

したがって、従来のように2回のエッチングにより2枚のレジストマスク220,230を用いた場合、合わせずれによる誤差、一方若しくは両方のマスクにおける線幅のばらつきにより、寸法dが変動しやすくなり、半導体基板間、あるいは半導体基板面内において、hFEのばらつきを招くおそれがあることが分かった。

[0011]

他方、前述したように、SiGeHBTは高速動作が要求されるデバイスに用いられるため、高周波特性の改善要求が強い。

[0012]

バイポーラトランジスタの周波数特性を向上させるために、一つの試みとしてベース走行時間を短縮することが考えられるが、そのためにはベース幅を薄くする必要がある。しかし、図9で示した構造においてエピタキシャルベース層160を薄膜化すると、エミッタ直下及びベース電極引出部170も薄膜化してしまうことになり、薄膜化によってベース抵抗が増加し、これにより最大動作周波数の低下、ノイズ特性の低下、消費電力増加といった問題が生じてしまう。

[0013]

本発明は、上記課題を解決することのできるバイポーラトランジスタ及びその製造、及 びバイポーラトランジスタを有する半導体装置を提供することを目的としている。

【課題を解決するための手段】

[0014]

請求項1記載の本発明では、半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することとした。

[0015]

請求項2記載の本発明では、前記ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成することとした。

[0016]

請求項3記載の本発明では、半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタにおいて、前記ベース層上の絶縁膜に同時開口されたベース電極引出用開口とエミッタ電極引出用開口とに対応してベース電極引出部とエミッタ電極引出部とが形成されていることとした。

[0017]

請求項4記載の本発明では、半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタを有する半導体装置の製造方法において、前記バイポーラトランジスタは、前記ベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を

形成することとした。

[0018]

請求項5記載の本発明では、半導体基板上に形成したベース層の一部をベース電極引出部としたバイポーラトランジスタを有する半導体装置において、前記バイポーラトランジスタは、前記ベース層上の絶縁膜に同時開口されたベース電極引出用開口とエミッタ電極引出用開口とに対応してベース電極引出部とエミッタ電極引出部とが形成されていることとした。

【発明の効果】

[0019]

本発明では、半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することとしたために、バイポーラトランジスタの製造工程において、ベース電極引出領域とエミッタ領域とを絶縁膜上に開口する場合、共通の一つのマスクでエッチングすればよく、その結果エミッタ電極の線幅のばらつきを最小限に抑えることが可能となり、電流利得のばらつきがない高品質のバイポーラトランジスタを提供することができる。そして、かかるバイポーラトランジスタを、例えばSiGeBiCMOSなどの半導体装置に適用することで、高速動作が要求されるデバイスの性能向上を図ることが可能となる。

[0020]

また、前記ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成するようにしたために、ベース電極引出部が増厚されてベース抵抗が低減された高品質のバイポーラトランジスタを提供することができる。そして、かかるバイポーラトランジスタを、例えばSiGeBiCMOSなどの半導体装置に適用することで、高速動作が要求されるデバイスのさらなる性能向上を図ることが可能となる。

【発明を実施するための最良の形態】

[0021]

本発明に係るバイポーラトランジスタの製造方法は、半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成することとしたものである。

[0022]

すなわち、ベース層をエピタキシャル成長させて形成した後、このエピタキシャルベース層上に絶縁膜となる酸化膜を積層し、次いで酸化膜をドライエッチングにより開口してエミッタ電極引出用開口を形成する際のマスクを用いて、ベース電極引出用開口についても同時に開口するものである。

[0023]

このように、エミッタ電極引出用開口とベース電極引出用開口とを一つのマスクを用いて同時に形成するようにしているので、従来のように、先ずエミッタ領域をエッチングにより開口してエミッタ電極引出用開口を形成し、その後エミッタ電極を形成するときに前記絶縁膜と導電膜とをエッチングにより開口してベース電極引出用開口を形成する場合のように2つのマスクは不要となる。

[0024]

2つのマスクを用いると、マスク合わせのばらつきや各マスクの線幅のばらつきが懸念される。これらのばらつきはエミッタ電極の一部を構成する部位の幅(図10を参照)のばらつきの原因となり、結果的には電流利得(hFE)のばらつきに影響していたが、本実施の形態では1つのマスクで済むので、マスクによるばらつきを最低限に抑えられ、ひいては電流利得のばらつきも抑制することができる。

[0025]

また、前記ベース電極引出用開口とエミッタ電極引出用開口とを同時開口後は、前記ベ

ース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に形成することが望ましい。

[0026]

すなわち、レジストパターンを用いたドライエッチングにより2つの開口を形成した後、例えば多結晶シリコンからなる導電膜を積層する。そして、CMP(化学的機械的研磨)を用いてエミッタ領域とベース電極引出領域が分離される高さまで研磨することで、前記エミッタ領域にエミッタ電極を、また、前記ベース電極引出領域には前記多結晶シリコンが積み増しされて膜厚化されたベース電極引出部を同時に形成するのである。

[0027]

このように、ベース電極引出部とエミッタ電極引出部とを、同一の導電膜により同時に 形成することにより、ベース電極引出用開口内に形成されるベース電極引出部が増厚され てベース抵抗が低減されるので、より高品質のバイポーラトランジスタを提供することが できる。

[0028]

このように、本実施の形態によれば、エミッタ電極引出用開口とベース電極引出用開口とを一つのマスクを用いて同時に形成するようにしているので、前述したようにエミッタ電極の一部を構成する部位の幅(図10を参照)のばらつきを可及的に抑制できるとともに、その後、前記ベース電極引出部とエミッタ電極引出部とを、同じ多結晶シリコンにより同時形成するようにしたことで、この多結晶シリコンが積み増しされて膜厚化されたベース電極引出部を形成することができ、ベース層の低抵抗化も同時に実現することができる。したがって、特別な工程を増やすことなく、かつコストを増大させることなく高品質のバイポーラトランジスタを提供することが可能となる。

[0029]

また、前記導電膜として用いた多結晶シリコン膜により形成されたベース電極引出部の 増厚部分には、Asなどの不純物を注入することが好ましく、より一層のベース抵抗低減 が可能となる。

[0030]

上記製法により得たバイポーラトランジスタは、 $SiGe \land \neg \Box$ 接合バイポーラトランジスタ(以下「SiGeHBT」とする)やMOS トランジスタなどを受動素子とともに同一半導体基板上に設けたSiGeBiCMOS などに好適に採用することができ、高速動作が要求されるデバイスの性能向上を図ることが可能となる。

[0031]

以下、PMOSトランジスタ、NMOSトランジスタ及び本発明を適用したSiGeHBTを同一基板上に形成するプロセスを通して、本発明の実施形態を、図面を参照しながら具体的に説明する。なお、ここでは上記プロセスを第1~第6の工程に分け、各工程完了時におけるSiGeHBTの状態を図示している。なお、MOSトランジスタの製造工程については周知の製造方法と同じなのでここでの説明は省略する。

[0032]

(第1工程 図1)

第1工程では、P型(100)シリコン基板1の表面を、フッ酸などの薬液によって酸化膜除去(犠牲酸化)した後に熱酸化を行い、 $250\,\mathrm{nm}$ 程度の酸化膜を形成する。次に、レジストパターンを用いたドライエッチングにより、 $\mathrm{SiGeHBT}$ 形成領域の酸化膜を開口する。次に1200℃程度で $\mathrm{Sb_2O_3}$ を用いた Sbog 知識により、 $\mathrm{N+}$ 埋め込み層10を形成する。その後、フッ酸などの薬液により基板表面の酸化膜を除去した後、エピタキシャル法で1.0 $\mathrm{\Omega\cdot cm}$ 、0.4 $\mathrm{\mu\,moN}$ 型エピタキシャル層(以下「 $\mathrm{N-}$ エピタキシャル方)11を形成する。次に、 CoN 型エピタキシャル層11の表面に、一般的に用いられているLOCOS技術により300~500 nm程度のフィールド酸化膜12を形成する。

[0033]

次にLOCOS形成時に発生したダメージ層を除去するために、熱酸化 (PRE. OX 出証特 2 0 0 4 - 3 0 9 4 7 0 0

)により $10\,\mathrm{n}\,\mathrm{m}$ 程度の膜厚で酸化膜を形成し、その後、レジストパターンを用いたイオン注入を、(P+: $1\,\mathrm{MeV}$ 、 $.5 \times 1\,0^{12}/\mathrm{c}\,\mathrm{m}^2 \to \mathrm{P}+: 5\,0\,0\,\mathrm{KeV}$ 、 $5 \times 1\,0^{12}/\mathrm{c}\,\mathrm{m}^2 \to \mathrm{A}\,\mathrm{s}+: 4\,4\,0\,\mathrm{KeV}$ 、 $3.\,8 \times 1\,0^{12}/\mathrm{c}\,\mathrm{m}^2 \to \mathrm{A}\,\mathrm{s}+: 2\,7\,0\,\mathrm{KeV}$ 、 $3.\,8 \times 1\,0^{12}/\mathrm{c}\,\mathrm{m}^2 \to \mathrm{B}+: 2\,0\,\mathrm{KeV}$ 、 $2.\,7 \times 1\,0^{12}/\mathrm{c}\,\mathrm{m}^2$)程度の順で行い、図示しない PMOS領域には N型Well領域を、また、SiGeHBT領域にはコレクタ取り出し層 $13\,\mathrm{e}\,\mathrm{形}$ 成する

[0034]

さらに、レジストパターンを用いたイオン(B+: 600 KeV、 $3\times10^{12}/c$ m $^2\to$ B+: 190 KeV、 $6\times10^{12}/c$ m $^2\to$ B+: 70 KeV、 $5\times10^{12}/c$ m $^2\to$ B+: 20 KeV、 $2\times10^{12}/c$ m $^2\to$ B+: 20 KeV、 $10^{12}/c$ m $^2\to$ B+: 20 KeV $10^{12}/c$ m $^2\to$ B+: 20 KeV

[0035]

次に、フッ酸などの薬液により前記酸化膜(PRE.OX)の除去を行った後、熱酸化を行い $5\sim8$ n mの酸化膜(ゲート酸化膜) 1 5 を形成し、次に、減圧CVD法などでPDAS (P-Doped Amorphous Silicon) などの低抵抗半導体膜を 1 0 0 n m程度形成し、次に常圧CVD法などでタングステンシリサイドを 1 0 0 n m程度形成した後、レジストパターンを用いたRIE (反応性イオンエッチング) などのドライエッチングにより、前記タングステンシリサイド及び前記P-DASを除去してゲート電極部を形成し、その後、800℃で 1 0 分程度の熱処理を行う。

[0036]

次に、レジストパターンを用いたイオン注入を(BF2+:600 KeV、 $2\times10^{13}/c$ $m^2\to A$ s+:150 KeV、 $2\times10^{13}/c$ m^2)程度の順で行い、PMOS領域のソース/ドレイン領域に耐圧向上のためにP型層及びN型層を形成する。

[0037]

次に、レジストパターンを用いたイオン注入を(As+:40 KeV、 $2\times10^{14}/c\text{ m}^2$ \rightarrow B+:30 KeV、 $7\times10^{12}/c\text{ m}^2$) 程度の順で行い、NMOS領域のソース/ドレイン領域に耐圧向上のためにN型層及びP型層を形成する。

[0038]

次に、減圧CVD法などで酸化膜を30nm程度形成する。その後、850℃で30分程度の酸素雰囲気中で熱処理を行い、不純物の活性化を行う。

[0039]

次に、減圧DVD法などでP-DASを130nm程度形成し、全面エッチバックを行い、ゲート電極側壁にLDD(Lightly Doped Drain)サイドウォールを形成する。

[0040]

次に、レジストパターンを用いたイオン注入を(BF2+:50 KeV、 $1 \times 10^{15} / \text{ cm}^2$)程度で行い、PMOS領域にソース/ドレインを形成する。

[0041]

次にレジストパターンを用いたイオン注入を(As+:50 KeV、 $5\times10^{15}/c\text{ m}^2$)程度で行い、NMOS領域にソース/ドレインを形成する。

[0042]

次に、全面エッチバック処理を行い、前記LDDサイドウォールを除去する。この第1 工程終了後における状態を図1に示す。

(第2工程 図2)

第2工程では、まず、減圧CVD法などで酸化膜を100nm程度形成後、850℃の窒素雰囲気中で30分程度熱処理を行う。

[0043]

次に、レジストパターンを用いてS i G e H B T のA c t i v e 領域にP+を3 0 0 KeV、 2×1 0 12 / c m^2 程度でイオン注入してS I C 層 1 7 を形成する。

[0044]

次に、同レジストパターンを用いて、酸化膜を下層のN-エピ11表面に到達しないよ うにドライエッチングするとともにフッ酸などの薬液でのウェットエッチングでNーエピ 11表面にダメージが入らないように酸化膜15を開口し、N-エピ11を露出させた後 、エピタキシャル法によりB(Boron)とGeを含むP型エピタキシャルベース層(Si Ge 層)を100~150 nmで形成する。この時、N-エピ11 の露出表面には単結晶 SiGe層が、その他のSiО2表面には多結晶SiGe層が形成される。

[0045]

次にレジストパターンを用いたドライエッチングにより、SiGeHBTのベース層1 8 を形成する。この第2工程終了後における状態を図2に示す。

(第3工程 図3)

第3工程では、まず、TEOS (Tetla-Ethyl-Ortho-Silicate) を原料としたHDP-CVD法(高密度プラズマ化学気相成長法)などで酸化膜2を400~1000nm程度 形成する。この第3工程終了後における状態を図3に示す。

(第4工程 図4)

次に、レジストパターン3をマスクとして用いたドライエッチングにより、SiGeH BTのエミッタ電極引出用開口4と、ベース電極引出用開口5とを、前記酸化膜2に同時 に並べて形成する。この第4工程終了後における状態を図4に示す。

(第5工程 図5)

次に、減圧CVD法などで400~600nm程度の多結晶シリコン6を形成する。こ の第5工程終了後における状態を図5に示す。

(第6工程 図6)

次に、CMP (化学的機械的研磨) 法を用いてエミッタ電極引出部40とベース電極引 出部50とが分離して絶縁されるまで研磨する。例えば、前記ベース層18上の酸化膜2 が150~300nmになる程度に研磨するとともに、基板表面を研磨して平坦化する。 なお、このとき、エミッタ電極引出部40とベース電極引出部50とを絶縁性を高めるた めに、前記研磨後、多結晶シリコン6にドライエッチングによるエッチバックを行い、酸 化膜2の膜厚に対して多結晶シリコン6を掘り下げてもよい。この第6工程終了後におけ る状態を図6に示す。

(第7工程 図7)

次に、減圧CVD法で汚染防止用の酸化膜を30nm程度形成した後、レジストパター ンを用いてエミッタ電極引出部40となる多結晶シリコン6中に30~40kev、1×1 $0^{15} \sim 1 \times 10^{16} / \text{cm}^2$ 程度でAs+をイオン注入する。次に、レジストパターンを用い て 2 5 ~ 4 0 kev、 1×1 0^{14} ~ 5×1 0^{15} / c m^2 程度でBF₂₊をベース電極引出部 5 0 にイオン注入し、このベース電極引出部50を形成する多結晶シリコン6を低抵抗化する

[0046]

次に、フッ酸などの薬液で前記汚染防止用の酸化膜を除去した後、新たに酸化膜を10 0 n m程度形成し、800℃の窒素雰囲気中で10分程度熱処理を行い、1000℃の窒 素雰囲気中で10秒程度RTA(Rapid Thermal Annel)を行うことで、エミッタ電極引 出部40から多結晶シリコン6中のAsを均一に熱拡散させ、ベース層18中にエミッタ 領域41を形成する。次に、フッ酸などの薬液で熱処理前に形成した酸化膜100nmを 除去する。

[0047]

次に、CoやTiなどの金属膜を15nm程度、また、金属膜酸化防止膜としてのTi Nを30nm程度、順にスパッタ法により成膜する。

[0048]

次に、RTP (Rapid Thermal Process) により、例えば、500℃の窒素雰囲気中で 3 0 秒程度の熱処理を行い、金属シリサイド7を形成する。

[0049]

次に、例えばアンモニア過水などの薬液を用いて酸化膜上の未反応金属膜を除去する。 【0050】

次に、RTPを用いて、例えば、700℃の窒素雰囲気中で30秒程度の熱処理を行い 、前記金属シリサイド7を低抵抗化する。この第7工程終了後における状態を図7に示す

(第8工程 図8)

その後の配線工程は、従来技術と同じ平坦化技術が適応されるものであるが、以下簡単に説明する。

[0051]

TEOS (Tetla-Ethyl-Ortho-Silicate) を原料としたHDP-CVD法 (高密度プラズマ化学気相成長法) などで層間膜となる酸化膜 $3.0 \times 6.00 \sim 1.000$ n m程度形成し、その後 CMP (化学的機械的研磨) を用いて基板表面を平坦化する。次にメタルコンタクトを開け、金属シリサイド 7 がないコンタクト部分(MOS部のソース/ドレイン領域)に関してはコンタクトイオン注入および活性化の熱処理を行い、その後、メタル電極 4.2、多層配線 4.3、さらにオーバーコートを形成して、寄生抵抗の低減化が図られた S i G e HBTを有する半導体装置が形成される。この第8工程終了後における完成状態を図8に示す。なお、図中、前記多層配線 4.3 は 1 層のみ図示している。

[0052]

以上説明してきたように、前述の第4工程~第6工程において、エミッタ電極引出用開口 4 とベース電極引出用開口 5 とを、一つのレジストパターン 3 をマスクとして用いて同時に形成し、その後、ベース電極引出部 5 0 とエミッタ電極引出部 4 0 とを、同じ多結晶シリコン 6 により同時形成するようにしているので、電流利得(1 FE)のばらつきを可及的に抑制できるとともに、多結晶シリコン 1 6 によって積み増しされて膜厚化されたベース電極引出部 1 5 0 によって 1 7 型エピタキシャルベース層 1 8 の低抵抗化も同時に実現することができる。

【図面の簡単な説明】

[0053]


- 【図1】本実施の形態に係る半導体装置の製造工程(第1工程)を示す説明図である
- 【図2】本実施の形態に係る半導体装置の製造工程(第2工程)を示す説明図である
- 。 【図3】本実施の形態に係る半導体装置の製造工程(第3工程)を示す説明図である
- 。 【図4】本実施の形態に係る半導体装置の製造工程(第4工程)を示す説明図である
- 【図5】本実施の形態に係る半導体装置の製造工程(第5工程)を示す説明図である
- 【図6】本実施の形態に係る半導体装置の製造工程(第6工程)を示す説明図である
- 。 【図7】本実施の形態に係る半導体装置の製造工程(第7工程)を示す説明図である
- 。 【図8】本実施の形態に係る半導体装置の製造工程(第8工程)を示す説明図である
- 【図9】一般的な従来のSiGeHBTを示す説明図である。
- 【図10】一般的な従来のSiGeHBTにおけるエミッタ電極形成工程を示す説明図である。
- 【図11】一般的な従来のSiGeHBTのエミッタ電極引出部を拡大して示した説明図である。
- 【図12】ベース電流(Ib)とコレクタ電流(Ic)それぞれのエミッターベース間電圧(VBE) 依存)の関係を表したグラフである。

【符号の説明】


[0054]

- 1 シリコン基板(半導体基板)
- 2 酸化膜
- 3 レジストパターン(マスク)
- 4 エミッタ電極引出用開口
- 5 ベース電極引出用開口
- 18 ベース層
- 40 エミッタ電極引出部
- 50 ベース電極引出部


【書類名】図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】












【図9】






出証特2004-3094700

【図11】



【図12】



【書類名】要約書

【要約】

【課題】簡単な方法により、バイポーラトランジスタの電流利得のばらつきを防止するとともに、かつベース抵抗を低減すること。

【解決手段】半導体基板上にベース層を形成した後、このベース層上に積層した絶縁膜にベース電極引出用開口とエミッタ電極引出用開口とを同時に形成し、次いで、前記ベース電極引出用開口にベース電極引出部を、前記エミッタ電極引出用開口にエミッタ電極引出部を形成する。

【選択図】 図4

特願2004-004186

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社